MOSFET和IGBT柵電荷測(cè)試方法介紹
李力軍
（北京勵(lì)芯泰思特測(cè)試技術(shù)有限公司，北京，100088）

摘要：
        功率MOSFET與IGBT已經(jīng)成為功率半導(dǎo)體應(yīng)用中的主要器件，而MOSFET和IGBT柵電荷測(cè)試方法困擾用戶已久。國(guó)內(nèi)鮮有單位從事相關(guān)方面研究，為了更好地保障產(chǎn)品質(zhì)量，本文就MOSFET和IGBT柵電荷測(cè)試方法進(jìn)行了介紹。
關(guān)鍵詞：MOSFET；IGBT；柵電荷
        由于功率MOSFET與IGBT具有導(dǎo)通電阻（電壓）低、擊穿電壓高、驅(qū)動(dòng)簡(jiǎn)單的特點(diǎn)，目前已經(jīng)成為功率半導(dǎo)體分立器件應(yīng)用中的主要器件，廣泛應(yīng)用于計(jì)算機(jī)外設(shè)、電源(AC/DC、DC/DC、DC/AC變換器)、手機(jī)、汽車電子、音響電路及儀器儀表等領(lǐng)域。在上述應(yīng)用中大部分MOSFET或IGBT是處于開關(guān)狀態(tài)。正確使用這些器件，避免器件失效的發(fā)生，就需要理解并掌握MOSFET或IGBT的特性。功率MOSFET有兩個(gè)重要的參數(shù)，一個(gè)是導(dǎo)通電阻RDS(on)，另一個(gè)就是柵電荷Qg。國(guó)際上通用 FOM = Qg * Ron 作為優(yōu)值函數(shù)來表征MOSFET器件的性能，
        因此柵電荷和導(dǎo)通電阻具有非常重要的作用[1]。導(dǎo)通電阻是一個(gè)靜態(tài)直流參數(shù)，比較容易測(cè)量，而柵電荷的測(cè)量對(duì)激勵(lì)源和測(cè)試電路的要求較高，其中特別是被測(cè)器件負(fù)載對(duì)觀察器件柵極電荷的特性并正確測(cè)量至關(guān)重要。本文將介紹MOSFET柵電荷的相關(guān)參數(shù)，結(jié)合美軍標(biāo)MIL-STD-750E 3471.2 介紹柵電荷的測(cè)試方法，以及測(cè)試中應(yīng)注意的問題。IGBT的柵極電荷特性及測(cè)試方法與MOSFET相同，只需將MOSFET中的漏極D、源極S替換為集電極C和發(fā)射極E即可。
 
        圖1所示為一個(gè)常見的MOSFET器件外特性模型，此外還包括了驅(qū)動(dòng)電路、總的柵極電阻以及漏極的一個(gè)負(fù)載阻抗。由器件手冊(cè)給出的輸入電容（Ciss）、輸出電容（Coss）和反向電容（Crss），圖1中的三個(gè)電容分別定義如下：
      Ciss  =  Cgs + Cgd ；   Coss  = Cds + Cgd  ；    Crss = Cgd
        其中柵漏電容Cgd 也稱為米勒電容，是柵漏電壓的非線性函數(shù)。靜態(tài)下的柵漏電容比柵源電容小得多，但隨著漏源電壓VDS的變化，柵漏電容可增大至柵源電容的20倍[2]。因此柵漏電容Cgd對(duì)柵電荷的影響最大。

        圖2所示是取自IRF640的電容參數(shù)特性曲線，圖中可以看出這些電容參數(shù)與VDS有關(guān)。Cgd是三個(gè)電容參數(shù)中的共同變量，因此可以理解為Ciss，Coss，Crss參數(shù)隨VDS的改變是由于Cgd與Cds隨VDS變化造成的，器件手冊(cè)中給出的柵電荷參數(shù)是在特定條件下的測(cè)試結(jié)果，而一般寄生電容Cgs是恒定的。

        柵電荷一般由三個(gè)參數(shù)構(gòu)成：Qg是柵極總電荷；Qgs是柵源電荷；Qgd是柵漏電荷，也即米勒效應(yīng)電荷。圖3所示為IRF640數(shù)據(jù)手冊(cè)上的柵電荷曲線定義。從曲線中可以看到，Qgs起始與0點(diǎn)到第一個(gè)拐點(diǎn)的電荷，Qgd是電荷從第一個(gè)拐點(diǎn)到第二個(gè)拐點(diǎn)的電荷，Qg是從0點(diǎn)到VGS等于驅(qū)動(dòng)峰值電壓處的電荷。曲線中從第一個(gè)拐點(diǎn)到第二拐點(diǎn)處的曲線是一條平行直線，稱為平臺(tái)曲線。
 
 

        圖4是IRF640數(shù)據(jù)手冊(cè)柵極電壓在恒流驅(qū)動(dòng)時(shí)的特性曲線，曲線顯示了當(dāng)恒定電流流入器件柵極后，柵極電壓VGS的大小與注入到柵極的電荷的關(guān)系。圖中可以看出VDS對(duì)于柵電荷特性曲線中的平臺(tái)階段具有的影響。
        圖4是柵源電壓與柵電荷曲線，與之對(duì)應(yīng)的柵源電壓與充電時(shí)間曲線如圖5所示。在測(cè)試柵電荷時(shí)，會(huì)在柵極施加一個(gè)恒流源以確定有多少電荷注入到器件柵極，由于電流定義為每秒鐘通過導(dǎo)體截面的電荷量，因此柵電荷可以通過對(duì)時(shí)間積分求的：

當(dāng)柵極電流恒定時(shí)，上式可簡(jiǎn)化：

        因此，當(dāng)圖1中的柵極驅(qū)動(dòng)為一個(gè)恒流源時(shí)，就可以將柵源電壓與時(shí)間的特性曲線同柵源電壓與電荷的曲線相對(duì)應(yīng)起來。得到下述公式：
                             
Qg = Ig * t

  
        圖5曲線中1~4的序號(hào)表示柵源電壓VGS上升過程中存在四個(gè)階段。雖然器件手冊(cè)中給出的是三個(gè)階段，但按圖5分為四個(gè)充電階段更便于分析:
第一階段：
        在第一階段，柵源電壓VGS從0點(diǎn)上升至開啟電壓VT，漏極電流ID沒有流動(dòng)，漏源電壓VDS不變。此時(shí)器件處于關(guān)斷狀態(tài)，在t0時(shí)刻，對(duì)器件柵極施加恒流源，VGS開始上升并且對(duì)寄生電容Cgd和Cgs充電。第一階段容易認(rèn)為僅對(duì)Cgs充電，而當(dāng)VGS上升時(shí)，Cgs應(yīng)當(dāng)也處于充電狀態(tài)。當(dāng)VDS不變時(shí)Cgs與Cgd相比大許多，因此會(huì)有更多電流對(duì)Cgs充電。此外需要注意的是，Cgs是與電壓無關(guān)的寄生參數(shù)，但是Cgd和Cds均與它們兩端電壓差有關(guān)（當(dāng)漏極電壓高于柵極電壓時(shí)Cgd與Cds與電容兩端壓差成反向關(guān)系），當(dāng)柵極與漏極電壓升高時(shí)，Cgd將減少，當(dāng)漏極與源極電壓升高時(shí)Cds也將減少。當(dāng)VDS>VGS是，如果VGS升高，則會(huì)造成VGD減少，因此會(huì)引起Cgd升高。也就是說，當(dāng)VGS升高時(shí)Cgd升高。因此，隨著VGS升高，柵電荷會(huì)有輕微增加。
第二階段：
        在第二階段，柵源電壓VGS從開啟電壓VT上升至平臺(tái)電壓VPL，漏源電壓VDS開始減少，漏極電流開始流動(dòng)。當(dāng)漏極電流開始流動(dòng)時(shí)（忽略漏流），所對(duì)應(yīng)的柵源電壓VGS稱為開啟電壓。圖6所示，t=t1時(shí)刻，ID開始流動(dòng)并且VDS開始降低，到t=t2時(shí)刻時(shí)，曲線出現(xiàn)第一個(gè)拐點(diǎn)。在第一階段，總的電荷累積量是由于恒流驅(qū)動(dòng)源對(duì)寄生電容Cgs和Cgd充電的總效應(yīng)，并且Cgd由于VGD的減少有輕微增加。在第二階段，電荷的變化量將會(huì)隨著Cgd和VGD的乘積變化，這是由于，其中V是電容兩端電壓差，C是容值。圖1所示VGD的變化由漏極電流ID和漏極阻抗ZL決定。
        如果如圖1中使用電阻負(fù)載或者電感負(fù)載時(shí)，在第二階段的拐點(diǎn)處，并不能保證ID電流達(dá)到最大，漏極電流ID應(yīng)在拐點(diǎn)右側(cè)達(dá)到最大。而當(dāng)測(cè)試使用恒流源負(fù)載時(shí)，在理想情況下，拐點(diǎn)處（VPL）即是漏極電流達(dá)到最大的時(shí)刻。
第三階段：
        漏源電壓VGS從平臺(tái)電壓（也稱為米勒平臺(tái)）VPL上升至VPR，ID會(huì)在此過程中某點(diǎn)達(dá)到最大值，VDS在t3時(shí)刻達(dá)到最小值（器件完全導(dǎo)通），t2至t3時(shí)刻的QGD是注入到柵極的電荷量。隨著VGS繼續(xù)上升，會(huì)看到VGS斜率迅速下降，并且在某些情況下其斜率會(huì)降低到0斜率。這時(shí)，可以認(rèn)為VGS進(jìn)入電壓平臺(tái)階段，這一階段會(huì)持續(xù)t2至t3時(shí)間。圖5所示的平臺(tái)階段的電壓斜率是由從柵極看到到的總電荷量減少情況決定的，而這一電荷量的變化取決于Cgd與VGD的乘積，與在第二階段的分析情況一樣，如果VDS與Cgd的所代表的電荷量迅速降低，這時(shí)就會(huì)有更多的柵極電流流入Cgd以適應(yīng)這樣的電荷量變化，因此流動(dòng)到Cgs的電荷量就會(huì)減少，這樣就會(huì)造成VGS的斜率降低，如果VGD*Cgd變化足夠大，所有的柵極電流都需要去補(bǔ)償這種變化時(shí)，柵極電壓斜率就會(huì)為0斜率。因此在實(shí)際測(cè)試過程中，將會(huì)發(fā)現(xiàn)對(duì)于超低開關(guān)損耗的MOSFET，平臺(tái)電壓斜率將不為0斜率，而對(duì)于Qg參數(shù)較大的MOSFET器件以及IGBT，平臺(tái)電壓降出現(xiàn)0斜率。
當(dāng)VDS降低時(shí)Cgd將增加，VDS降低至ID*RDS(on)時(shí)，將停止降低，此時(shí)將達(dá)到曲線的第二個(gè)拐點(diǎn)VPR，此時(shí)t=t3。
第四階段：
        在第四階段，VGS從VPR上升至VDR，漏極電流保持最大，漏源電壓VDS保持最小，此時(shí)從t0至t4可以觀察得到Qg。當(dāng)VDS降低到ID*RDS(on)時(shí)，VGS將以新的斜率上升，此時(shí)VDS將不再變化，有恒流源驅(qū)動(dòng)的柵極電流將再次絕大部分流入Cgs。而此時(shí)柵極電壓上升斜率將比在第一階段是略低，這是由于此時(shí)Cgd已經(jīng)隨著VGD的降低而變大了許多，并且與Cgs寄生電容容值接近。柵極電流將同時(shí)對(duì)Cgs和Cgd充電，原理與第一階段相同，并且這是漏極電壓低于柵極電壓，因此Cgs和Cgd均與電壓無關(guān)為一常量。


        從圖6 可以清楚地看出對(duì)于工作在開關(guān)狀態(tài)下的MOSFET，在t1之前，漏極電壓最高但漏極電流近似為零；在t3之后漏極電流達(dá)到最大，此時(shí)的漏極電壓又近似為零，器件在這兩個(gè)階段的自身損耗P近似為零。其功率損耗集中在t1到t2的開啟和t2到t3的平臺(tái)階段，MOSFET在關(guān)斷時(shí)的波形是圖6的鏡像，損耗同樣集中在這兩個(gè)階段。在同樣的驅(qū)動(dòng)條件下，器件的柵電荷越大，t1到t3的時(shí)間就越長(zhǎng)，器件在開關(guān)時(shí)的損耗就越大，因此柵電荷對(duì)于工作在開關(guān)狀態(tài)下的MOSFET是一個(gè)非常重要的參數(shù)。
        特別強(qiáng)調(diào)的是圖6中所示的漏極電壓VD 和漏極電流ID 與柵電荷變化時(shí)的對(duì)應(yīng)關(guān)系，是用高速恒流源做負(fù)載時(shí)的結(jié)果，如采用電阻做負(fù)載，漏極電流ID的變化將會(huì)是隨漏極電壓VD變化而滯后，從而影響VGS在T2處的波形和T2到T3的平臺(tái)部分，直接影響柵電荷的測(cè)試結(jié)果。

美軍標(biāo)MIL-STD-750E 3471.2中定義的柵電荷測(cè)試分解的更為詳細(xì)。柵電荷測(cè)試各部分的定義如下：

1. 測(cè)試 1    Qg(th)： 是達(dá)到定義最小柵源閾值電壓的柵電荷，它是由原點(diǎn)開始的Q = F(Vgs) 線性圖形軌跡。與柵極電流ID、柵極供電電壓VDD和結(jié)溫?zé)o關(guān)。它與柵源電容有如下關(guān)系：

1. 測(cè)試 2   Qg(on)：是達(dá)到器件RDS(on)測(cè)試所需柵源電壓時(shí)的柵電荷。

1. 測(cè)試3  Qgm(on)：是達(dá)到器件最大額定柵源電壓時(shí)的柵電荷，和 Qgm(on)是線性的VGS圖形軌跡Q = F(Vgs) ，與柵極電流ID和結(jié)溫?zé)o關(guān)。軌跡的斜率與柵極供電電壓VDD無關(guān)，但會(huì)影響Q坐標(biāo)軸的截距。

1. 測(cè)試4   Vgp：是器件達(dá)到規(guī)定漏極電流時(shí)的柵極電壓，VGP 和 ID 是柵極電壓與漏極電流傳輸特性中的一點(diǎn)；VGP 隨 漏極電流ID和結(jié)溫TJ 變化，有兩種方法測(cè)量VGP。
2. 使用一個(gè)直流參數(shù)測(cè)試裝置，電路與SOA安全工作區(qū)測(cè)試標(biāo)準(zhǔn)3474中的相似，設(shè)置VDD > VGS;

1. 使用柵電荷測(cè)試電路，需要漏極負(fù)載ID是恒流的。

1. 測(cè)試5     Qgs：是達(dá)到規(guī)定的漏極電流ID 時(shí) 柵源電容Cgs 所需要的電                荷，它隨柵極電流ID 和結(jié)溫變化化，Qgs是用柵電荷測(cè)試電路在恒定漏極電流負(fù)載條件下測(cè)量的。

1. 測(cè)試6     Qgd：是在恒定漏極電流條件下從柵極向漏極提供的改變漏極電   壓的電荷，Qgd 隨隨柵極供電電壓VDD變化，但不隨漏極電流ID和結(jié)溫TJ變化。Qgd與等效柵漏電容有關(guān)（Crss = Qgd/VDD）,等效輸入電容：Ciss = Cgs +Crss

        圖8 是美軍標(biāo)MIL-STD-750E 3471.2中給出的N溝道MOSFET柵電荷基本測(cè)試電路。轉(zhuǎn)換柵極恒流源脈沖和VDD極性，就可以對(duì)P溝道MOSFET測(cè)試。
美軍標(biāo)中對(duì)柵電荷測(cè)試電路中漏極負(fù)載做了兩種規(guī)定：
Condition A中規(guī)定漏極使用電阻RL作為負(fù)載進(jìn)行測(cè)試，
電阻值按下述公式確定：
                        RL = VDD / ID
被測(cè)器件截止?fàn)顟B(tài)時(shí)的漏極電壓VDD應(yīng)設(shè)定在器件漏源擊穿電壓的50%到80%之間，同時(shí)規(guī)定ID >= 100 mA 。
        這種測(cè)試電路非常簡(jiǎn)單，但由于在被測(cè)器件開啟和關(guān)斷的過程中ID電流隨VDS變化，ID對(duì)柵-漏電容的充電的變化會(huì)使VGS曲線（圖5）在t1到t2第一拐點(diǎn)處過于彎曲變得圓滑，無法準(zhǔn)確確定拐點(diǎn)的時(shí)間坐標(biāo)，從而直接影響Qgs和Qgd的測(cè)量。我們?cè)贚X9600柵電荷測(cè)試系統(tǒng)[4]上做了對(duì)比測(cè)試，圖9中的左圖就是使用電阻負(fù)載時(shí)的Vgs波形（黃色）；

 LX9600測(cè)得漏極電阻負(fù)載（左）和一般恒流源負(fù)載（右）的Vgs比較
被測(cè)器件IRF640

Condition B中漏極D使用恒流源替換RL負(fù)載，測(cè)試電路比較復(fù)雜，對(duì)漏極恒流源的要求非常高。恒流源必須是浮動(dòng)的，在被測(cè)器件導(dǎo)通時(shí)能承受VDD的高壓，電壓范圍從二十幾伏到一千伏左右，在被測(cè)器件截止時(shí)有非常低的飽和壓降，最重要的是這個(gè)恒流源的動(dòng)態(tài)響應(yīng)必須非�？�，響應(yīng)時(shí)間應(yīng)和被測(cè)器件的響應(yīng)時(shí)間大致相同，否則會(huì)影響Qgd的特性曲線（圖5 中t2-t3部分），圖9中的右圖是一個(gè)低速恒流源做負(fù)載時(shí)Vgs（黃色）的特性曲線，明顯看出t2-t3階段的曲線不平坦，而且有跌落。
  
        圖10是采用高速恒流源作為負(fù)載時(shí)的Vgs特性曲線，測(cè)試結(jié)果與IRF640器件手冊(cè)給出的特性曲線（圖2）完全吻合。

        圖3和圖4所示均是MOSFET導(dǎo)通時(shí)的特性曲線，器件關(guān)斷時(shí)，會(huì)釋放電荷，這是一個(gè)與導(dǎo)通相反的過程，雖然實(shí)際應(yīng)用中導(dǎo)通和關(guān)斷可能使用不同的驅(qū)動(dòng)電路，但柵極電荷對(duì)其影響、原理分析與參數(shù)數(shù)值均相同。
        因?yàn)镸OSFET開啟和關(guān)斷時(shí)的柵極電荷是相等的，所以在實(shí)際測(cè)試中一般采用電壓脈沖開啟、恒流關(guān)斷的方法去測(cè)量柵電荷，這樣控制電路比較簡(jiǎn)單、并且安全可靠。圖9是采用關(guān)斷時(shí)測(cè)量的柵極電壓（黃色）和漏極電壓（紅色）、電流（綠色）波形，可以看出VGS與圖8中的波形是鏡像的。

        美軍標(biāo)測(cè)試條件A和B對(duì)柵極電流Ig的規(guī)定是相同的，要求柵極恒流源從被測(cè)器件關(guān)斷到導(dǎo)通或?qū)�通到關(guān)斷的過度時(shí)間大約50uS 。Ig 的設(shè)定值根據(jù)芯片尺寸而定，范圍從0.1mA 到 5mA 。

        實(shí)踐中對(duì)于一些大功率器件，特別時(shí)IGBT組件，是由多個(gè)器件并聯(lián)組成的，其輸入電容非常大，如果Ig 設(shè)定值小，會(huì)導(dǎo)致被測(cè)器件在t1到t3階段（圖6）時(shí)間過長(zhǎng)，器件會(huì)迅速發(fā)熱甚至損壞。因此應(yīng)根據(jù)器件手冊(cè)給出的輸入電容等參數(shù)增大柵極恒流源的Ig值。美軍標(biāo)中建議柵極恒流源有數(shù)十毫安的輸出能力，一般工程上設(shè)計(jì)一個(gè)0.1mA—200mA輸出的可編程?hào)艠O恒流源就可以基本滿足全部測(cè)試需求。
        但增大Ig時(shí)應(yīng)避免輸入分布參數(shù)（主要是感抗）的影響，否則在示波器上觀察到的Vgs電壓波形就不能真實(shí)反映柵電荷的變化，在工程實(shí)踐中必須重視柵極恒流源與被測(cè)器件之間的連接和布局。
        無論采用A、B那種測(cè)量條件，美軍標(biāo)中都規(guī)定測(cè)試時(shí)管殼溫度應(yīng)在 +25°C。實(shí)際上溫度的變化對(duì)柵電荷這個(gè)參數(shù)影響較小，可根據(jù)不同需求來規(guī)定測(cè)試時(shí)對(duì)溫度的要求，以降低測(cè)試成本。
        測(cè)試用高速數(shù)字存儲(chǔ)示波器的帶寬應(yīng)大于300M、采樣速率 >= 1G，最好有三個(gè)以上輸入通道，可同時(shí)觀察柵極電壓，漏極電壓和漏極電流波形。對(duì)于漏極電流的采樣應(yīng)使用高速電流傳感器，采樣點(diǎn)最好放在源極，以避免漏極一端的分布參數(shù)帶來的影響。
        柵極電壓輸入通道探頭的前端應(yīng)有緩沖驅(qū)動(dòng)，美軍標(biāo)中采用的是運(yùn)算放大器CA3240E作為跟隨器，其輸入阻抗1.5T，輸入電流10pA，輸入電容4pF，這樣可以降低示波器探頭引入的誤差。

參考文獻(xiàn)：

1. 張為佐 《功率MOSFET及其發(fā)展淺說》 電源技術(shù)應(yīng)用 2000（1-2）18-21
2. POWER MOSFET柵電荷分析及結(jié)構(gòu)改進(jìn) 衡草飛等（電子科技大學(xué)IC設(shè)計(jì)中心）文章編號(hào)：1003-0107（2004）09-0059-04
3. 美軍標(biāo)：MIL STD 750E 3471.2

作者介紹：
李力軍：從事集成電路、半導(dǎo)體分立器件測(cè)試的相關(guān)技術(shù)研究和系統(tǒng)的開發(fā)研制工作三十余年，曾任國(guó)家多個(gè)重點(diǎn)攻關(guān)項(xiàng)目中集成電路測(cè)試系統(tǒng)研發(fā)子課題的負(fù)責(zé)人，承擔(dān)過北京市科委和北京市經(jīng)信委的多個(gè)重大科研項(xiàng)目，開發(fā)的半導(dǎo)體分立器件直流參數(shù)測(cè)試系統(tǒng)BC3193在器件廠家，軍工院所，高校等領(lǐng)域得到廣泛應(yīng)用。目前研制的半導(dǎo)體交流參數(shù)測(cè)試系統(tǒng)LX9600,測(cè)試內(nèi)容涵蓋，時(shí)間參數(shù)、柵電荷、結(jié)電容、雪崩耐量、反向恢復(fù)時(shí)間等交流參數(shù)。現(xiàn)任北京自動(dòng)測(cè)試技術(shù)研究所副總工程師、北京市科學(xué)技術(shù)研究院半導(dǎo)體分立器件測(cè)試實(shí)驗(yàn)室主任，北京勵(lì)芯泰思特測(cè)試技術(shù)有限公司總工程師。